Giáo trình hình thành quy trình phân tích bộ giải mã lệnh các lệnh số học logic của bộ vi xử lý p6

Tröôøng ÑH SPKT Luaän vaên toát nghieäp

GVHD: Nguyeãn Ñình Phuù SVTH: Nguyeãn Trung Duõng

CHÖÔNG VI: GIAO TIEÁP SONG SONG DUØNG

VI MAÏCH 8255

I. GIÔÙI THIEÄU VEÀ VI MAÏCH 8255A:

Ñeå vi xöû lyù giao tieáp vôùi nhöõng thieát bò beân ngoaøi, ngöôøi ta thöôøng duøng

vi maïch giao tieáp 8255A, vi maïch naøy coù khaû naêng giao tieáp raát roäng, vöøa coù

theå xuaát döõ lieäu, vöøa coù theå nhaän döõ lieäu tuøy theo ngöôøi laäp trình ñieàu khieån

baèng caùch thay ñoåi t`oâng soá cuûa thanh ghi ñieàu khieån.

II. SÔ ÑOÀ CHAÂN, SÔ ÑOÀ LOGIC, CHÖÙC NAÊNG CAÙC CHAÂN CUÛA VI MAÏCH

8255A.

Sô ñoà chaân vaø sô ñoà logic cuûa vi maïch 8255A ñöôïc theå hieän qua hình veõ:

Hình 6.1 : Sô ñoà chaân vaø sô ñoà logic cuûa vi maïch 8255A

Trong ñoù:

Chaân 1  4, 37  40 (PA0 – PA7): laø caùc ñöôøng xuaát nhaäp coù teân laø coång A.

Chaân 18  25 (PB0 – PB7): laø caùc ñöôøng nhaäp xuaát coù teân coång B.

Chaân 10  13, 14  17 (PB0 – PB7): laø caùc ñöôøng nhaäp xuaát coù teân coång C.

Chaân 27  34 (D0 – D7): laø caùc ñöôøng döõ lieäu (data) hoaït ñoäng hai chieàu,

daãn tín hieäu ñieàu khieån töø vi xöû lyù ra caùc thieát bò beân ngoaøi ñoàng thôøi nhaän caùc döõ lieäu töø

caùc thieát bò ñieàu khieån beân ngoaøi vaøo vi xöû lyù.

Chaân 35 (Reset input): ngoõ vaøo xoùa, chaân reset phaûi ñöôïc noái vôùi tín hieäu

reset out cuûa vi xöû lyù ñeå khoâng laøm aûnh höôùng ñeán maïch ñieàu khieån. Khi reset, caùc coång

PA3

PA2

PA1

PA0

RD\

CS\

GND

A1

A0

PC7

PC6

PC5

PC4

PC0

PC1

PC2

PC3

PB0

PB1

PB2

PA4

PA5

PA6

PA7

WR\

RESET

D0

D1

D2

D3

D4

D5

D6

D7

Vcc

PB7

PB6

PB5

PB4

PB3

1

20 21

40

D0 – D7

PA0 – PA7

PB0 – PB7

PC0 – PC7

RD\

WR\

RESET

A0

A1

CS\

8255A

8255A