Nghiên cứu, xây dựng hệ thống thiết bị thu nhận và xử lý số liệu dựa trên kỹ thuật DSP qua ứng dụng FPGA phục vụ nghiên cứu vật lý hạt nhân thực nghiệm

BỘ GIÁO DỤC VÀ ĐÀO TẠO BỘ KHOA HỌC VÀ CÔNG NGHỆ

VIỆN NĂNG LƯỢNG NGUYÊN TỬ VIỆT NAM

ĐẶNG LÀNH

NGHIÊN CỨU, XÂY DỰNG HỆ THIẾT BỊ THU NHẬN VÀ

XỬ LÝ SỐ LIỆU DỰA TRÊN KỸ THUẬT DSP QUA ỨNG

DỤNG FPGA PHỤC VỤ NGHIÊN CỨU VẬT LÝ HẠT NHÂN

THỰC NGHIỆM

LUẬN ÁN TIẾN SĨ VẬT LÝ

ĐÀ LẠT, 2013

BỘ GIÁO DỤC VÀ ĐÀO TẠO BỘ KHOA HỌC VÀ CÔNG NGHỆ

VIỆN NĂNG LƯỢNG NGUYÊN TỬ VIỆT NAM

Đặng Lành

NGHIÊN CỨU, XÂY DỰNG HỆ THIẾT BỊ THU NHẬN VÀ

XỬ LÝ SỐ LIỆU DỰA TRÊN KỸ THUẬT DSP QUA ỨNG

DỤNG FPGA PHỤC VỤ NGHIÊN CỨU VẬT LÝ HẠT NHÂN

THỰC NGHIỆM

Chuyên ngành: Vật lý Nguyên tử

Mã số: 62.44.01.06

LUẬN ÁN TIẾN SĨ VẬT LÝ

Đà Lạt, 2013

Người hướng dẫn khoa học: PGS TS Nguyễn Nhị Điền

i

LỜI CAM ĐOAN

Tôi xin cam ñoan ñây là công trình nghiên cứu chủ yếu do tôi thực hiện dưới

sự hướng dẫn khoa học của PGS TS Nguyễn Nhị Điền. Bên cạnh ñó, tôi còn nhận

ñược sự tham gia hỗ trợ ñắc lực của các ñồng nghiệp trong nhóm nghiên cứu. Các

số liệu thực nghiệm và kết quả nghiên cứu nêu trong luận án chủ yếu tổng hợp từ

các công trình nghiên cứu ñã ñăng tải trên các tạp chí, kỷ yếu hội nghị khoa học￾công nghệ và không sao chép từ bất cứ công trình nào.

Tác giả

ii

LỜI CÁM ƠN

Để hoàn thành luận án này tôi ñã nhận ñược sự giúp ñỡ của nhiều người.

Trước hết, tôi xin ñược bày tỏ lòng biết ơn sâu sắc ñến PGS TS Nguyễn Nhị

Điền, Phó Viện trưởng Viện Năng lượng nguyên tử Việt Nam về việc Thầy ñã ñịnh

hướng ñề tài khoa học, bình duyệt kết quả nghiên cứu, tận tình hướng dẫn và hết

lòng giúp ñỡ tôi suốt tiến trình thực hiện luận án.

Xin chân thành cám ơn PGS TS Nguyễn Đức Hòa, Hiệu trưởng Trường Đại

học Đà Lạt về việc Thầy ñã truyền ñạt cho tôi những kiến thức, kinh nghiệm quý

báu và hỗ trợ tôi trong quá trình nghiên cứu.

Xin chân thành cám ơn TS Phạm Đình Khang, Giám ñốc Trung tâm Đào tạo

hạt nhân, Viện Năng lượng nguyên tử Việt Nam về việc gợi ý nghiên cứu liên quan

ñến hướng phục vụ thực nghiệm vật lý hạt nhân, cũng như luôn tạo ñiều kiện thuận

lợi cho tôi trong quá trình làm luận án.

Xin chân thành cám ơn TS Nguyễn Xuân Hải, Giám ñốc Trung tâm Đào tạo,

Viện Nghiên cứu hạt nhân về việc bố trí thí nghiệm trên kênh và thảo luận thú vị về

các hệ phổ kế dùng trong ghi-ño bức xạ ion hóa. Xin chân thành cám ơn: ThS-NCS

Nguyễn An Sơn, Trường Đại học Đà Lạt về những nỗ lực ñáng kể trong phối hợp

công việc, hợp tác nghiên cứu; ThS-NCS Phạm Ngọc Sơn, KSC-NCS Phạm Ngọc

Tuấn, ThS-NCS Trần Tuấn Anh, CN Tưởng Thị Thu Hường, Phòng Vật lý và Điện

tử hạt nhân về sự hợp tác có hiệu quả trong công việc.

Xin trân trọng cám ơn Ban Lãnh ñạo Viện Năng lượng nguyên tử Việt Nam,

Ban Lãnh ñạo Viện Nghiên cứu hạt nhân luôn ủng hộ, ñộng viên, tạo mọi ñiều kiện

ñể nghiên cứu sinh hoàn thành nhiệm vụ. Xin cám ơn các anh, chị Phòng Vật lý và

Điện tử hạt nhân, những ñồng nghiệp ñã tham gia trực tiếp hoặc gián tiếp trong các

ñề tài nghiên cứu khoa học-công nghệ liên quan ñến luận án.

Nhân dịp này, tôi xin ñược gửi lời cám ơn chân thành tới bạn hữu xa, gần về

việc luôn chia sẻ tình cảm và giúp ñỡ tôi những lúc khó ngặt bằng khả năng cùng

tâm tương ái.

Đà Lạt, ngày 26 tháng 12 năm 2013

Nghiên cứu sinh

iii

THE ABSTRACT OF DOCTORAL THESIS

Author: Dang Lanh

Supervisor: Assoc Prof. Dr Nguyen Nhi Dien

Title of the thesis: Studying on and the construction of DSP-based instruments via

application of FPGA for experimental nuclear physics research.

Major: Atomic Physics Code: 62.44.01.06

Institution: Vietnam Atomic Energy Agency (VINATOM)

THE CONTENT OF THE ABSTRACT

1. The aim of the dissertation: The aim of the thesis is to study, design and

fabricate some functional electronics modulars for radiation measurements and

detection at the horizontal channels in DaLat research reactor by Digital Signal

Processing (DSP) techniques via applications of Field Programmable Gate Arrays

(FPGA).

2. Objectives: The objectives of the thesis is to focus on exploitation of Very high

speed integrated circuit Hardware Description Language (VHDL) with

mathematical algorithms for creating an FPGA entity to an integrated product that

has flexible processing capabilities and entirely controlled by software.

3. Research methods as follows: Moving Window Deconvolution (MWD) method

for re-constructing the charge of any radiation event interacted detector

environment; Signal processing method before the conditioning stage (APP) for

making an adaption bridge between time-variant analog domain with Infinite

Impluse Response (IIR) and time-invariant digital domain with Finite Impulse

Response (FIR); Digital Pulse Processing (DPP) method using Low Pass Filter

(LPF), High Pass Filter (HPF) and High Pass Deconvolver (HPD) to convert energy

information into trapezoidal signals, Digital Base Line Restorer (BLR) to stabilize

spectra, Add-subtract units to detect peaks with pile-up rejection; Using Visual C++

and LabView to develop application procedures obtaining and control of data.

4. New contributions of the dissertation: 1) Research and application of Digital

Pulse Processing (DPP) successfully, handling Analog Pulse Shape (ASP) from the

radiation measurement detectors and quantizing signals through A/D conversion in

development of digital instruments. 2) Design, fabrication of functional electronics

modulars based on DSP via FPGA for domestic demands. 3) Development of the

VHDL code to build MCAs in algorithms through ISE or Max+PlusII, and of the

application programs under Windows in the object-oriented language VC++

,

LabView to acquire data.

5. Results of the dissertation: As to hardware, the thesis designed, constructed and

gave a usage of the following instruments: FPGA-MCA8K, DSP-MCA1K, DSP￾MCA8K modulars. All the instruments were capable of interfacing to PC via µC.

Related to self-executed software, the thesis developed digital procedures to digitize

signals in FPGA entity via ISE-Xilinx, designed logic projects inside the FPGA

with logic-logic linking method via Max+PlusII-Altera, created application

programs named MCANRI and MCADSP for getting and processing data.

iv

6. Conclusions: In the past, most of popular functional electronics modulars were

normally based on traditional analog techniques, complicated and not convenient

for use. This dissertation deals with a new design of contemporary techniques based

on FPGA devices via DSP with VHDL. The outstanding advantage of DSP

techniques and FPGA technology is capable of enhancement of the quality of the

experimental measurements for nuclear radiation. The digital instruments are

established with FPGA devices. One of the new development directions for building

experimental systems of nuclear physics studies and applications of nuclear

technology is utilization of FPGA and DSP techniques. This direction meets

effectively the more increasing requirements on the accuracy of ionizing radiation

measurements. Since that, a novel generation of spectrometry systems is compact

on size, convenient in terms of connectivity and use. The outstanding advantage of

DSP techniques and FPGA technology is capable of enhancement of the quality of

the experimental measurements for nuclear radiation, minimization of functional

electronics modules as well as the economic investment. Besides, an important

element of the system based on DSP and FPGA is low power consumption to save

energy that has a special meaning in large equipments. With these advantages, the

applied research via FPGA, DSP in design and fabrication of radiation measurement

instruments for fundamental research in nuclear physics, especially about the study

of nuclear structure and data on neutron beams at the Dalat reactor and on the

charged particle beam accelerators for domestic needs is essential.

Supervisor Post-Graduate

Nguyen Nhi Dien Dang Lanh

Nguyen Nhi Dien Dang Lanh

v

MỤC LỤC

LỜI CAM ĐOAN........................................................................................................I

LỜI CÁM ƠN.............................................................................................................II

THE ABSTRACT OF DOCTORAL THESIS……………………………………..III

MỤC LỤC ................................................................................................................. V

BẢNG CHỮ VIẾT TẮT ........................................................................................... X

DANH MỤC HÌNH ................................................................................................XV

DANH MỤC BẢNG ............................................................................................. XIX

MỞ ĐẦU .................................................................................................................... 1

CHƯƠNG 1 VAI TRÒ CHỨC NĂNG CỦA DSP, FPGA VÀ THUẬT TOÁN

ĐỂ PHÁT TRIỂN, ỨNG DỤNG THIẾT BỊ ĐIỆN TỬ HẠT NHÂN TRONG GHI￾ĐO BỨC XẠ .......................................................................................................... 4

1.1. Tình hình nghiên cứu, ứng dụng ở trong và ngoài nước ..................................... 4

1.1.1. Tình hình nghiên cứu, ứng dụng ở ngoài nước............................................. 4

1.1.2. Tình hình nghiên cứu, ứng dụng ở trong nước ............................................. 5

1.2. Vai trò chức năng của DSP và FPGA ................................................................. 6

1.2.1. Xử lý tín hiệu số (DSP)................................................................................. 6

1.2.2. Mảng các phần tử logic có khả năng lập trình (FPGA)................................ 8

1.2.2.1. Giới thiệu................................................................................................ 8

1.2.2.2. Tích hợp các chức năng của FPGA........................................................ 9

1.3. Ứng dụng của DSP và FPGA trong thiết bị ñiện tử .......................................... 10

1.4. Phương pháp ñiện tử kỹ thuật số ....................................................................... 11

1.4.1. Phương pháp khử tích chập trong cửa sổ ñộng (MWD) thực hiện thuật toán

DSP ....................................................................................................................... 11

1.4.1.1. Giới thiệu.............................................................................................. 11

1.4.1.2. Tái cấu trúc ñiện tích của sự kiện ........................................................ 12

1.4.2. Phương pháp thiết kế bộ ghi-ño và xử lý tín hiệu bằng kỹ thuật DSP ....... 17

1.4.2.1. Giới thiệu hệ phổ kế trên cơ sở DSP.................................................... 17

1.4.2.2. Các tầng ñiện tử chính.......................................................................... 17

1.4.2.3. Cấu trúc bộ tiền xử lý tương tự (APP) và dạng tín hiệu ...................... 18

vi

1.4.2.4. Hình thành xung................................................................................... 19

1.4.2.5. Mạch hồi phục ñường cơ bản (BLR) ................................................... 21

1.4.2.6. Tác vụ chọn lựa xung........................................................................... 21

1.4.2.7. Khóa xóa và phân biệt thời gian tăng................................................... 23

1.4.3. Mô hình thuật toán DSP dùng trong thiết kế bộ ghi-ño bức xạ.................. 24

1.4.3.1. Giới thiệu.............................................................................................. 24

1.4.3.2. Bộ tạo dạng xung số (DPS) hình thang................................................ 25

1.4.3.3. Nhận xét ............................................................................................... 27

1.4.4. Biến ñổi A/D dựa trên phép khử tích chập trong cửa sổ ñộng ................... 27

1.4.4.1. Giới thiệu.............................................................................................. 27

1.4.4.2. Biến ñổi A/D-Biểu diễn tương ñương.................................................. 27

1.4.5. Phương pháp liên kết cổng logic dùng FPGA trong Max+Plus II ............. 29

1.5. Các bộ xử lý xung kiểu số (DPP) và bộ hình thành xung tương tự (APS). Ưu

ñiểm của ñiện tử truyền thống và ñiện tử số............................................................. 31

1.5.1. Sơ ñồ cấu trúc của bộ DPP và bộ APS ....................................................... 31

1.5.2. Ưu và nhược của kỹ thuật lọc số ................................................................ 33

1.5.2.1. Đáp ứng xung hữu hạn (FIR) ............................................................... 33

1.5.2.2. Hồi phục cạnh ñỉnh phẳng và khả năng nhập/xuất dữ liệu của MCA . 33

1.6. Thuật toán xử lý số liệu thực nghiệm................................................................ 35

1.6.1. Độ chuẩn xác của ñỉnh khi có nền phông................................................... 35

1.6.2. Độ phân giải năng lượng của ñỉnh hấp thụ toàn phần ................................ 37

1.6.3. Tính các ñường cong ñịnh chuẩn................................................................ 37

1.6.4. Độ phi tuyến tích phân (INL) ..................................................................... 37

1.6.5. Độ phi tuyến vi phân (DNL)....................................................................... 38

Tóm tắt chương 1...................................................................................................... 38

CHƯƠNG 2 THIẾT KẾ, CHẾ TẠO CÁC KHỐI ĐIỆN TỬ CHỨC NĂNG

CHO HỆ GHI-ĐO BỨC XẠ GAMMA VÀ NƠTRON........................................... 41

2.1. Thiết kế, chế tạo các khối thiết bị dùng FPGA, DSP ghép PC ......................... 41

2.1.1. Thiết kế-chế tạo khối FPGA-MCA8K........................................................ 41

2.1.1.1. Phương pháp ứng dụng và sơ ñồ tích hợp các bộ phận ñiện tử ........... 41

vii

2.1.1.2. Bộ xử lý trung tâm (CPU) và hoạt ñộng của khối FPGA-MCA8K..... 43

2.1.1.3. Đặc trưng kỹ thuật của khối FPGA-MCA 8K ñã chế tạo .................... 44

2.1.2. Thiết kế-chế tạo khối DSP-MCA1K dùng FPGA nhờ VHDL ................... 45

2.1.2.1. Sơ ñồ tổng thể của thiết kế ................................................................... 45

2.1.2.2. Các thành phần vi mạch trong thực thể................................................ 46

2.1.2.3. Hình thành bộ nhớ kép (DPRAM) và ROM nhờ ISE.......................... 47

2.1.2.4. Hình thành bộ xử lý trung tâm (CPU).................................................. 48

2.1.2.5. Xây dựng máy phát xung tam giác/hình thang bằng VHDL ............... 49

2.1.2.6. Đặc trưng kỹ thuật của thiết bị DSP-MCA1K ..................................... 49

2.1.3. Thiết kế, chế tạo khối DSP-MCA8K dùng FPGA...................................... 50

2.1.3.1. Sơ ñồ khối của thiết bị DSP-MCA8K.................................................. 50

2.1.3.2. Cấu trúc hệ thống của khối thiết bị DSP-MCA8K .............................. 50

2.1.3.3. Tầng xử lý tương tự-số có sử dụng bộ tiền lọc tương tự (APP) .......... 52

2.1.3.4. Bộ khử tích chập bằng mạch lọc cao qua (HPD)................................. 53

2.1.3.5. Khối làm chậm và trộn tín hiệu............................................................ 54

2.1.3.6. Bộ lọc thấp qua (LPF).......................................................................... 55

2.1.3.7. Tầng phát hiện ñỉnh, logic ñiều khiển và bộ nhớ phổ.......................... 56

2.1.3.8. Tầng giao diện giữa vi ñiều khiển EZ và thanh ghi/bộ nhớ................. 57

2.1.3.9. Các ñặc trưng và tham số kỹ thuật của khối DSP-MCA8K ................ 57

2.2. Đánh giá khả năng áp dụng các khối ñiện tử ñã chế tạo trong cấu hình ño của hệ

phổ kế trùng phùng................................................................................................... 58

2.2.1. Một số cấu hình hệ ño trùng phùng γ-γ tại Viện NCHN ............................ 58

2.2.1.1. Cơ sở và phương pháp thiết kế ............................................................ 59

2.2.1.2. Thiết kế nguyên tắc cho hệ trùng phùng số ghi “sự kiện-sự kiện” ...... 59

2.2.2. Khả năng áp dụng của một số khối ñiện tử ñã chế tạo trong cấu hình của hệ

ño trùng phùng ...................................................................................................... 60

2.3. Thiết kế, chế tạo hệ ghi-ño nơtron qua vi ñiều khiển dòng EZ-USB............... 60

2.3.1. Các thành phần thiết bị ............................................................................... 61

2.3.2. Thiết kế, chế tạo khối MCA8K dùng vi ñiều khiển EZ-USB..................... 61

2.3.3. Lưu ñồ thuật toán........................................................................................ 62

viii

2.3.4. Đặc trưng kỹ thuật của hệ phổ kế ghi nơtron ............................................. 63

2.4. Phát triển chương trình ứng dụng thu nhận dữ liệu cho hệ ghi-ño gamma và

nơtron ....................................................................................................................... 64

2.4.1. Phát triển chương trình ứng dụng thu nhận dữ liệu MCANRI bằng VC++. 64

2.4.1.1. Lưu ñồ thuật toán và giải thích lưu ñồ ................................................. 64

2.4.1.3. Chương trình lưu phổ........................................................................... 65

2.4.2. Phát triển chương trình ứng dụng dữ liệu DSPMCA bằng LabView......... 67

2.4.2.1. Hàm kết nối thiết bị.............................................................................. 68

2.4.2.2. Các hàm ñiều khiển luồng dữ liệu ....................................................... 69

2.4.2.3. Phần mềm ứng dụng ñiều khiển thiết bị .............................................. 70

2.4.3. Phát triển chương trình vi ñiều khiển bằng C Keil51................................. 74

2.4.3.1. Chức năng của chương trình vi ñiều khiển bằng C Keil51.................. 74

2.4.3.2. Lưu ñồ thuật toán và giải thích lưu ñồ ................................................. 75

Tóm tắt chương 2...................................................................................................... 75

CHƯƠNG 3 KẾT QUẢ THỰC NGHIỆM VÀ THẢO LUẬN.......................... 77

3.1. Mục tiêu, ñối tượng, vai trò của thủ tục kiểm tra thiết bị.................................. 77

3.2. Các thiết bị hỗ trợ kiểm tra và ñiều kiện tiến hành ........................................... 78

3.3. Thí nghiệm kiểm tra các tham số ñặc trưng kỹ thuật của thiết bị chế tạo......... 79

3.3.1. Kiểm tra chỉ số kênh của khối thiết bị ........................................................ 79

3.3.2. Kiểm tra ñộ phi tuyến vi phân (DNL) ........................................................ 80

3.3.2.1. Độ phi tuyến vi phân của khối FPGA-MCA8K (DNLFPGA-MCA8K)...... 80

3.3.2.2. Độ phi tuyến vi phân của khối DSP-MCA8K (DNLDSP-MCA8K)........... 82

3.3.3. Kiểm tra ñộ phi tuyến tích phân (INL) ....................................................... 84

3.3.3.1. Độ phi tuyến tích phân của khối FPGA-MCA8K (INLFPGA-MCA8K)..... 84

3.3.3.2. Độ phi tuyến tích phân của khối DSP-MCA8K (INLDSP-MCA8K) ......... 86

3.3.4. Kiểm tra ñộ chuẩn xác về số ñếm và tần suất dữ liệu vào-ra ..................... 87

3.3.4.1. Độ chuẩn xác về số ñếm và tần suất dữ liệu vào-ra của khối FPGA￾MCA8K............................................................................................................. 87

3.3.4.2. Độ chuẩn xác về số ñếm và tần suất dữ liệu vào-ra của khối DSP￾MCA8K............................................................................................................. 88

ix

3.3.5. Kiểm tra Khi bình phương (χ

2

) ................................................................... 89

3.4. Thí nghiệm kiểm tra các ñặc trưng vật lý cơ bản của thiết bị ghi-ño bức xạ .... 90

3.4.1. Chuẩn năng lượng và tính diện tích ñỉnh quang......................................... 90

3.4.2. Xây dựng ñường cong hiệu suất ................................................................. 93

3.5. Đo phổ gamma với nguồn

60Co và 137Cs........................................................... 94

3.5.1. Đo phổ thực nghiệm với khối DSP-MCA8K chế tạo lần 1........................ 94

3.5.2. Đo phổ thực nghiệm với khối DSP-MCA8K chế tạo lần 2........................ 95

3.6. Kiểm tra khối thiết bị DSP-MCA1K................................................................. 97

3.7. Hệ ñếm nơtron dùng trên kênh ngang ............................................................... 99

3.8. Thảo luận kết quả thực nghiệm ....................................................................... 100

3.8.1. Thảo luận kết quả...................................................................................... 100

3.8.2. Một số vấn ñề cần ñề cập khi số hóa thiết bị bằng VHDL ....................... 102

KẾT LUẬN ............................................................................................................ 105

1. Các công việc ñã làm ñược trong luận án .......................................................... 105

2. Điểm mới của luận án......................................................................................... 106

3. Ý nghĩa khoa học và thực tiễn............................................................................ 106

4. Đề xuất hướng nghiên cứu cần tiếp tục ............................................................. 107

5. Một số kinh nghiệm rút ra từ luận án ................................................................. 108

DANH MỤC CÔNG TRÌNH CỦA TÁC GIẢ ...................................................... 109

TÀI LIỆU THAM KHẢO ...................................................................................... 111

PHỤ LỤC A: HAI PHƯƠNG PHÁP LẬP TRÌNH CHO FPGA DÒNG

EPM7160E CỦA HÃNG ALTERA DÙNG MÔI TRƯỜNG MAX+PLUS II ..... 120

PHỤ LỤC B: THUẬT TOÁN GENIE-2000 ĐỂ ĐỊNH CHUẨN HIỆU SUẤT

VÀ DIỆN TÍCH ĐỈNH HẤP THỤ TRONG PHỔ GAMMA …………………...122

PHỤ LỤC C: CHƯƠNG TRÌNH MÃ NGUỒN VHDL ĐỂ PHÁT TRIỂN HỆ PHỔ

KẾ ĐA KÊNH DSP-BASED MCA 8K ................................................................. 131

PHỤ LỤC D: MÃ NGUỒN CHƯƠNG TRÌNH MCA ......................................... 140

PHÁT TRIỂN BẰNG VC++ ................................................................................... 140

PHỤ LỤC E: HÌNH ẢNH THIẾT BỊ ĐÃ CHẾ TẠO ...………………………………...145

x

BẢNG CHỮ VIẾT TẮT

Viết tắt Tiếng Anh Tiếng Việt

AC Alternative Current Dòng xoay chiều

ACC Accumulator Bộ tích lũy

ACQT Acquisition Time Thời gian thu nhận

ADC Analog to Digital Converter Bộ biến ñổi tương tự sang số

ADCL ADC side Latching Chốt ñịa chỉ cho phía ADC

ADC* ADC signal with low validity Tín hiệu ADC hiệu lực thấp

A/D Analog to Digital Conversion Biến ñổi tương tự sang số

AMP Amplifier Khuếch ñại phổ kế

APP Analog conditioning Pre-Processor Bộ tiền xử lý tương tự

APS Analog Pulse Shaper Bộ hình thành xung (kiểu) tương tự

ARC Amplitude and Risetime

Compensation

Bù biên ñộ và thời gian tăng

BL Base Line Đường cơ bản

BLR Baseline Restorer Mạch hồi phục ñường cơ bản

BUSY Busy Bận biến ñổi

CD Continuous Discharge Xả (ñiện) liên tục

CFD Constant Fraction Discriminator Bộ phân biệt phân ñoạn không ñổi

CG Coarse Gain Hệ số khuếch ñại thô

CI Carry Input Ngõ vào có nhớ

CLB Configurable Logic Block Khối logic có thể ñịnh cấu hình

CMOS Complementary metal-oxide

semiconductor

Chất bán dẫn kim loại ôxit bù

CO Carry Output Ngõ ra có nhớ

COINC. U Coincidence Unit Khối trùng phùng

CDP Continuous Discharge preamplifier Tiền khuếch ñại xả liên tục

CONVT Conversion Time Thời gian biến ñổi

CSP Charge Sensitive Preamplifier Tiền khuếch ñại nhạy ñiện tích

xi

DAC Digital to Analog Converter Bộ biến ñổi số sang tương tự

DACC Data Accepted Nhận xong dữ liệu

D/A Digital to Analog Conversion Biến ñổi số sang tương tự

DC Direct Current Dòng một chiều

DCM Digital Clock Manager Bộ quản lý xung nhịp (dạng) số

DGF Digital Gamma Finder Hệ phát hiện bức xạ gamma (kiểu) số

DIFT Differentiating Time Thời gian lấy vi phân

DL(U) Delay Unit Khối (làm) trễ

DNL Differential Non-Linearity Độ phi tuyến vi phân

DP-5 The fifth Data Processor Bộ xử lý dữ liệu (mô hình) thứ 5

DPP Digital Pulse Processing Xử lý xung (kỹ thuật) số

DPRAM Dual Port Random Access

Memory

Bộ nhớ thâm nhập ngẫu nhiên hai cổng

DPS Digital Pulse Shaper Bộ hình thành xung (dạng) số

DR Data Ready Dữ liệu sẵn sàng

DS Delay-Subtract Unit Đơn vị trừ-làm chậm

DSPs Digital Signal Processor Bộ xử lý tín hiệu số

DSP Digital Signal Processing Xử lý tín hiệu số

DT Deadtime Thời gian chết

EA Exponential Averaging Lấy trung bình hàm mũ

ECON Enable Conversion Cho phép biến ñổi

ENDA Enable data Cho phép xuất dữ liệu

EOC End of Conversion Chấm dứt biến ñổi

EZ_IOD EZ In-Out Data Dữ liệu vào-ra bộ vi ñiều khiển EZ-USB

FA Fast Amplifier Bộ khuếch ñại nhanh

FET Field Effect Transistor Tranzistor hiệu ứng trường

FG Fine Gain Hệ số khuếch ñại tinh

FIFO First In First Out Vào trước ra trước

FIR Finite Impulse Response Đáp ứng xung hữu hạn

FPGA Field Programmable Gate Arrays Mảng các phần tử logic khả lập trình

xii

FSM Finite State Machine Cơ chế trạng thái hữu hạn

FSR Full Scale Range Thang ñếm toàn phần

FWHM Full Width at Half Maximum Độ rộng nửa chiều cao

GRLIB Thư viện lõi IP

HDL Hardware Description Language Ngôn ngữ mô tả phần cứng

HPD High Pass Deconvolution Khử tích chập nhờ mạch lọc cao qua

HPF High Pass Filter Bộ lọc (tần số) cao qua

HPGe High Purity Germanium Vật liệu germanium siêu tinh khiết

HVPS High Voltage Power Supply Nguồn Cao thế

ICR Incoming Count-Rate Tốc ñộ ñếm xung vào

IEEE Institute of Electrical and

Electronics Engineers, Inc. (Eye￾triple-E)

Viện Kỹ thuật ñiện và ñiện tử

IIR Infinite Impulse Response Đáp ứng xung vô hạn

INL Integral Non-Linearity Độ phi tuyến tích phân

INTT Intergrating Time Thời gian lấy tích phân

ISA Integrated System Architecture Kiến trúc hệ thống tích hợp

IOB Input-Output Block Khối vào/ra

ISE Intergrated Software Environment Môi trường phần mềm tích hợp

I/O Input/Output Nhập/Xuất

IODIR In-Out Direction (of data) Hướng vào-ra (của dữ liệu)

I/V Current to Voltage (conversion) (ñổi) Dòng sang thế

LC Logic Cell Tế bào logic

LE Leading Edge Sườn dẫn (sườn tăng)

LG Linear Gate Cổng tuyến tính

LL Lower Level Mức (ngưỡng) dưới

LPF Low Pass Filter Bộ lọc (tần số) thấp qua

LSB Least Significant Bit Bit trọng số thấp nhất

LTI Linear Time-Invariant system Hệ thống bất biến thời gian tuyến tính

LUT Look-Up Table Bảng cập nhập nội dung (tham số)

xiii

MA Moving Average Trung bình trượt

MAC Multiply and Accumulate Nhân và tích lũy

MCA Multi-Channel Analyzer Hệ phân tích ña kênh

MCD Multi-channel Data Processing Xử lý dữ liệu ña kênh

MEOE Memory output enabling Cho phép xuất dữ liệu từ bộ nhớ

MIOD Memory Input-Output Data Dữ liệu nhập-xuất bộ nhớ

MSB Most Significant Bit Bit trọng số cao nhất

MWD Moving Window Deconvolution Khử tích chập trong cửa sổ ñộng

M[A0-

A15]

Memory Address [0 – 15] Địa chỉ bộ nhớ từ 0 tới 15

NIM Nuclear Instrumentation Modulars Các khối thiết bị ñiện tử hạt nhân

NSR Normalized Step Response Đáp ứng bậc chuẩn hóa

NEI Nuclear Electronics Instruments Thiết bị ñiện tử hạt nhân

OE Output Enabling Cho phép xuất

PCF Physical Constraints File Tập tin ràng buộc thực thể

PE Port Enabling Cho phép (mở) cổng

PIC Programmable Interrupt Controller Bộ vi ñiều khiển ngắt lập trình ñược

PLL Port Link side Latching Chốt dữ liệu vào phía cổng truyền

PL* Port Link side with low validity Phía cổng truyền hiệu lực thấp

PROM Programmable Read Only

Memory

Bộ nhớ chỉ ñọc khả lập trình

PSEL Port Selection Chọn cổng

Pre-AMP

(or PA)

Preamplifier Tiền khuếch ñại

PSA Pulse Shape Analysis Phân tích dạng xung

PUR Pile-Up Rejection Loại bỏ chồng chập

P-Z Pole-Zero cancellation Bù trừ cực-không

RAM Random Access Memory Bộ nhớ thâm nhập ngẫu nhiên

RD/WR Read/Write Đọc/Viết

RSS Reference Set-up System Hệ thống xác lập tham chiếu