Giáo trình thực hành thiết kế vi mạch số bằng VHDL-XILINX : Tài liệu thực hành dùng cho các trường Đại học, Cao đẳng chuyên ngành Điện-Điện tử-Cơ điện tử-Viễn thông-Tự động điều khiển-Kỹ thuật máy tính

Ths Tpương Thị Bích Ngà - ThS Nguyễn Đình Phú

GIÁO TRÌNH THỰC HÀNH

THIẾT KÊ VI MẠCH so BẰNG

VHDL-XILINX

Tài liệu thực hành dùng cho các trường Đại học. Cao đẳng chugên ngành

Điện - Điện tử - Cơ diện tử - Uiễn thông - Tự động diều khiển - Kỹ thuật máy tính

V H D L OILINX,

NHÀ XUÂT BÁN

THANH NIÊN

JT - *-||

D O C

s <* A ♦ B

Uctiaroral Structural

* Algorithmic (component*-

•a irflo w interconnections)

\ /

V /

o

Ptvslcal

(implemertalion)

■

__

ThS NGUYỄN ĐÌNH PHÚ

ThS TRƯƠNG THỊ BÍCH NGÀ

GIÁO TRÌNH THựC HÀNH

THIẾT KẾ

VI MẠCH SO BẰNG

V H D L - X IL IN X

TRƯỜNG OẠI HệC t u v NH«N ,

THU VIỆN 1

v/VD.

NHÀ XUẤT BẢN THANH NIÊN

TÀI LIỆU THAM KHẢO

[1] . Pong p. Chu, RTL H ardware D esign Using VHDL, John Wiley &

Sons, 2006

[2] . Pong p. Chu, FPGA prototyping by VHDL examples, X ilinx Spartan

- 3 version, John W iley & Sons, 2008

[3] , Shris Spear, System V erilogfor verification, Springer, 2006

[4] , Jean-Pierre Deschamps, “M icroprocessor and Interfacing

Programming, and hardware”, W iley interscience, 2006.

[5] , Stephen Brown and Zvonko Vranesic, Fundamentals ojDigital Logic with

VHDL Design, second edition; MC Graw Hill, 2005

[6] . Dueck, Digital Design with CPLD application and VHDL, Online.

[7] . IEEE std 1076, 1076 IEEE Standard VHDL Language Reference Manual,

IEEE, 2002.

[8] . Volnei A. Pedroni, Circuit Design with VHDL, MIT Cambridge,

Massachusetts London, England, 2004

LỜI NÓI ĐÀU

Vi mạch sổ đã trải qua hơn 40 năm hình thành và phát triển mạnh mẽ, với nhu

câu và sự sáng tạo không giới hạn của con người đã thúc đẩy lĩnh vực thiết kế vi

mạch ngày càng tiêp tục phát triên cao hơn nữa. Công nghệ tích họp ngày càng hiện

đại, công cụ phần mềm hỗ trợ cho thiết kế vi mạch ngày càng phát triển và trong

tương lai sẽ cho ra đời nhiều thế hệ vi mạch mới. Đứng trước sự phát triển mạnh mẽ

ây, sinh viên đại học ngành kỹ thuật điện tử công nghiệp, điện tử truyền thông, kỹ

thuật máy tính cân phải được trang bị các kiến thức thiết kế vi mạch số cơ bản và

ngôn ngữ lập trình mô tả phần cứng (HDL) ở môn học lý thuyết và ừải nghiệm thực

tê thông qua môn học thực hành thiết kế vi mạch. Với các kiến thức này sẽ giúp các

bạn sinh viên sau khi ra trường có thể làm việc ờ các công ty thiết ké \ i mạch.

Giáo trình thực hành thiết kế vi mạch số với VHDL được tác gia biên soạn

dựa trên kit FPGẠ dịìng chip Xilinx có các kết nối ngoại vi cơ bản giúp cho sinh

viên hay người bắt đầu tiếp cận một cách dễ dàng, phan mềm EDA do Xilinx cung

cấp, ngôn ngữ được sử dụng là VHDL. Các bài thực hành thiết kế vi mạch được

trình bày trong giáo trình này đi từ cơ bản đến phức tạp, từ đơn giản đến nâng cao

để người học dê tiêp thu và dễ thực hành.

Nội dung giáo trình chia làm 8 chương:

Chương 1: cấu hình kit FPGA

Chương 2: Hướng dân sử dụng phần mềm lập trình

Chương 3: Thiết kế mạch tổ hợp

Chương 4: Thiêt kệ mạch tuân tự 1: giao tiếp nút nhấn, switch, led đơn

Chương 5: Thiêt kệ mạch tuân tự 2: giao tiếp nút nhấn, switch, led 7 đoạn

Chương 6: Thiết kế mạch tuần tự 3: giao tiếp LCD GLCD

Chương 7: Thiết kế mạch giao tiếp bộ nhớ RAM bằng VHDL

Chương 8: Giao tiếp truyền dữ liệu

Chi tiết nội dung các chương:

Chưong 1: Giợi thiẹu vê câu hình kit FPGA: giới thiệu cấu hình kit, câu hình

chip, các kêt nôi chip FPGA với các ngoại vi, sơ đồ kết nối, chân kết nối, mức

logic tích cực.

Chương 2: Hương dân sử dụng phân mềm EDA dùng để lập ninh thiết kê chip.

Chương 3: Thực hành thiêt kê các mạch tổ hợp. Bao gồm các mạch giải mã,

mã hóa, đa hợp, giải đa hợp, giải mã led 7 đoạn, mạch cộng, mạch trừ, mạch

chuyển đổi. Các bài tô hợp này với các tín hiệu vào là switch, nút nhấn và ngõ ra

điều khiên led đơn, led 7 đoạn.

Chương 4: Thực hành thiết kế các mạch tuần tự 1. Bao gồm mạch chia tần số,

mach chia tần số với nhiều cấp tần số khác nhau, mạch tạo tín hiệu cho phép, mạch tạo

nhiều tín hiệu cho phép khác nhau. Mạch đếm nhị phân, đếm lên, đếm xuống, điều

khiển cho phép đếm, ngừng đếm. Mô hình máy trạng thái Moore và Mealy. Chông dội

nút nhấn và switch. Mạch đếm từ nút nhân. Các mạch đêm vòng và đếm Johnson.

3

Chương 5: Thực hành thiết kế các mạch tuần tự 2. Bao gồm mạch đếm 1 số

hiển thị trên 1 led 7 đoạn, đếm 2 số hiển thị trên 2 led 7 đoạn quét, đếm 3 số hiển

thị trên 3 led 7 đoạn quét, đếm 4 số hiển thị trên 4 led 7 đoạn quét. Hai bộ đếm độc

lập, đếm với các tần số khác nhau lựa chọn bàng switch, bằng nút nhấn tăng, giảm

và nhiều yêu cầu điều khiển khác. Mạch đồng hồ số hiển thị giờ, phút, giây từ cơ

bản đến nâng cao cho phép chỉnh được giờ, phút, giây bằng các nút nhấn ẹiống như

đông hồ thực tế. Mạch đọc nhiệt độ từ cảm biến nhiệt 1 dây DS18B20 hiên thị trên

led 7 đoạn dùng máy trạng thái.

Chương 6: Thực hành thiết kế mạch điều khiển LCD. Bao gồm mạch giao

tiếp điều khiển LCD hiển thị chuỗi. Mạch đếm, mạch đồng hồ số, mạch đọc nhiệt

độ từ cảm biến nhiệt DS18B20 hiển thị trên LCD. Tương tự giao tiếp với GLCD

trắng đen.

Chương 7: Thực hành thiết kế mạch giao tiếp bộ nhớ RAM. Thiết kế bộ điều

khiển bộ nhớ thực hiện chức năng đọc/ghi dữ liệu. Bài thực hành thiết kế gôm

mạch giao tiếp ghi dữ liệu vào và đọc dữ liệu ra từ bộ nhớ SRAM và SDRAM hiển

thị trên LCD.

Chương 8: Thực hành thiết kế mạch giao tiếp máy tính qua UART. Thiết kế

mạch tạo tốc độ baud, mạch phát, mạch nhận và bộ đệm FIFO. Bài thực hành bao

gồm mạch giao tiếp truyền dữ liệu giữa máy tính và FPGA hiển thị dữ liệu truyền

và nhận trên LCD và máy tính, bên máy tính sử dụng phần mềm Terminal để thực

hiện truyền và nhận dữ liệu với kit FPGA. Tương tự giao tiếp với các thiết bị qua

chuân I2C như đồng hô thời gian thực, bộ nhớ Eeprom và các thiết bị hay bộ nhớ

theo chuẩn SPI.

Các file thực hành trong sách và ebook liên quan VHDL có thể tải về theo

đường dẫn sau:

• http://www.mediafire.com/folder/ogrOtlb2igic1/GIAO_TRINH_THUC_HANH

_THIET_KE_VI_MACH_SO_BANG_VHDL-XILINX

• http://www.mediafire.com/folder/1jakj7bo2vw7v/GIAO_TRINH_THUC_HANH_

THIET_KE_VI_MACH_SO_BANG_VHDL-XILINX

• http://www.mediafire.com/file/3qdqinjnyhs07z8/FILE_THUC_HANH_VHDL.rar

• https://drive.google.com/a/hcmute.edu.vn/uc?id=1WkNdYXvyn6dmzUv￾T u5mmm5BDcN06ull&export=download

• http://www.mediafire.com/file/d3g1bf3c1cskbeg/EBOOK_VHDL.rar

• http://www.mediafire.com/folder/ahx7idbomjaid/EBOOK_VHDL

Trong quá trình biên soạn không thể tránh được các sai sót nên rất mong

các bạn đọc đóng góp, xây dựng cho cuôn Giáo trình thực hành thiết kế vi mạch số

băng VHDL-XILINX. Mọi góp ý xin hãy vui lòng gởi về nhóm tác giả theo địa chỉ:

[email protected] hoặc [email protected].

Nhóm tác giả xin cảm ơn các bạn bè đồng nghiệp đã đóng góp nhiều ý kiến,

xin cam ơn người thân trong gia đình đã tạo điêu kiện thuận lợi để nhóm tác giả có

nhiêu thời gian biên soạn giáo trình này.

Nguyễn Đình Phú - Trương Thị Bích Ngà

4

MỤC LỤC

TÀI LIỆU THAM KHẢO 2

GIỚI THIỆU 3

CHƯƠNG 1: HƯỚNG DẢN SỪ DỤNG KIT FPGA XILINX FPGA XC3S500 9

1.1 GIỚI THIỆU Bộ KIT FPGA - XILINX 9

1.2 KHẢO SÁT CÁC THÀNH PHẰN Cơ BẢN CỦA KIT 11

1.2.1 NGUỒN CUNG CẮP 11

1.2.2 CÁC SWITCH GẠT - SLICE SWITCH 11

1.2.3 CÁC NÚT NHẮN - PUSH BUTTON 12

1.2.4 CÁC LED ĐƠN 13

1.2.5 CÁC LED BẢY ĐOẠN 14

1.2.6 LED MA TRẶN 8x8 15

1.2.7 LCD 16x2 19

1.2.8 BUZZER-CẢM BIẾN NHIỆT 1 DÂY DS18B2 - LED THU HỒNG NGOẠI 19

1.2.9 GIAO TIẾP CÔNG SUẤT ULN2003 20

1.2.10 GIAO TIẾP IC THỜI GIAN THỰC DS1302 20

1.2.11 GIAO TIẾP IC NHỚ EEPROM AT24C04 THEO CHUÂN I2C 21

1.2.12 GIAO TIẾP IC DAC 0832 22

1.2.13 GIAO TIẾP VỚI IC MAX232 CHUÂN RS232 23

1.2.14 GIAO TIẾP CHUẢN PS/2 23

1.2.15 GIAO TIẾP SD CARD 24

1.2.16 GIAO TIẾP VGA 24

1.2.17 XUNG CLOCK 25

1.2.18 GIAO TIẾP SRAM IS61 LV 25616 26

1.2.19 GIAO TIẾP SDRAM IS4 2S1 6400/HY57V1620 26

CHƯƠNG 2: HƯỚNG DÃN sử DỤNG ISE DESIGN SUITE 14.2 29

2.1 KHỞI ĐỘNG XILINX ISE DESIGN SUITE 29

2.2 SOẠN THẢO CHƯƠNG TRÌNH ISE WEBPACK 30

2 3 t ổ n g h ợ p CHƯƠNG TRÌNH 34

2.4 GÁN CÁC PORT CHO CÁC CHÂN CỦA THIẾT BỊ LẬP TRÌNH 36

2.5 CÁCH THỨC NẠP CHƯƠNG TRÌNH VÀO THIẾT B| LẬP TRÌNH 39

CHƯƠNG 3: THIÉT KÉ MẠCH Tồ HỢP 45

3.1 GIỚI THIỆU 45

3.2 MẠCH GIẢI MÃ 45

3.3 MẠCH MÃ HÓA 56

3.4 MẠCH ĐA HỢP 59

5

3.5 MẠCH GIẢI ĐA HỢP 63

3.6 MẠCH GIẢI MÃ LED 7 ĐOẠN 65

3.7 MẠCH CỘNG số NHỊ PHÂN 68

3.8 MẠCH CHUYỂN ĐỔI SỐ NHỊ PHÂN THÀNH SỐ BCD 70

3'8.1 NGUYÊN LÝ CHUYỂN ĐỔI 70

3.8.2 GIẢI THÍCH NGUYÊN LÝ CHUYỂN ĐỔI 71

3 8 3 CÁC CHƯƠNG TRÌNH CHUYỀN ĐỒI 72

CHƯƠNG 4: THIÉT KÉ MẠCH TUẦN Tự 1: CHIA XUNG, ĐÉM NHỊ PHÂN, 77

MÔ HÌNH TRẠNG THÁI MAY

4.1 GIỚI THIỆU 77

4.2 MẠCH ĐỒNG Bộ THÔNG THƯỜNG 77

4.3 CHIA TẦN SỐ 78

4.4 MẠCH TẠO TÍN HIỆU CHO PHÉP 88

4.5 ĐẾM NHỊ PHÂN HIÊN THỊ LED ĐƠN, ĐẾM LÊN, ĐẾM XUỐNG 92

4.6 MẠCH ĐỒNG Bộ NGẪU NHIÊN 98

4.6.1 GIỚI THIỆU 98

4.6.2 THIẾT KẾ MÃU - THEO MÔ HỈNH MOORE 99

4.6.3 THIẾT KẾ MẪU - THEO MÔ HÌNH MEALY 101

4.7 CHỒNG DỘI PHÍM NHẮN, SWITCH GẠT 105

4.7.1 HIỆN TƯỢNG DỘI PHÍM VÀ NÚT NHẤN, MÔ HÌNH CHỐNG DỘI 105

4.7.2 CÁC CHƯƠNG TRÌNH ỨNG DỤNG DÙNG NÚT NHẤN c ó 106

CHỐNG DỘI

4.8 CÁC CHƯƠNG TRÌNH ĐÉM VÒNG, ĐẾM JOHNSON 120

4.9 THIẾT KẾ CHƯƠNG TRÌNH THEO sơ ĐỒ KHỐI 148

CHƯƠNG 5. THIẾT KÉ MẠCH TUÀN Tự 2: ĐẾM HIỂN THỊ TRÊN LED 7 ĐOẠN 155

5.1 GIỚI THIỆU 155

5.2 MẠCH ĐẾM HIÊN TH| TRÊN LED 7 ĐOẠN QUÉT - CÁCH 1 155

5.3 MẠCH ĐẾM HIÉN THỊ TRÊN LED 7 ĐOẠN QUÉT - CÁCH 2 163

5.4 MẠCH ĐÉM NHỊ PHÂN 188

5.5 MẠCH ỨNG DỤNG-ĐỒNG Hồ SỐ 193

5.6 MẠCH ĐỌC NHIỆT Độ TỪ CẢM BIẾN 1 DÂY DS18B20 213

5.6.1 CẢM BIẾN NHIỆT DS18B20 213

5.6.2 HÌNH ẢNH VÀ TÊN CÁC CHÂN CỬA CẢM BIẾN 214

5.6.3 Sơ ĐỒ KHỐI CỦA CẢM BIẾN DS18B20 214

5.6.4 HOẠT ĐỘNG CỦA CẢM BIẾN DS18B20 215

5.6.5 HOẠT ĐỘNG CẢNH BÁO QUÁ NHIỆT CỦA CẢM BIẾN DS18B20 215

5.6.6 CẤP NGUỒN CHO CẢM BIẾN DS18B20 216

5.6.7 MÃ 64 BIT CỦA CẢM BIẾN DS18B20 216

5.6.8 Bộ NHỚ ROM CỦA CẢM BIẾN DS18B20 217

5.6.9 THANH GHI ĐỊNH CÁU HÌNH CỦA CẢM BIẾN DS18B20 218

5.6.10 TRÌNH Tự HOẠT ĐỘNG CỦA CẢM BIẾN DS18B20 218

5.6.11 CÁC LỆNH HOẠT ĐỘNG CỦA CẢM BIẾN DS18B20 218

5.6.12 CÁC DẠNG TÍN HIỆU CỦA CHUẢN 1 DÂY 222

5.6.13 TRÌNH Tự KHỞI ĐỘNG-XUNG RESET VÀ XUNG HIỆN DIỆN 222

5.6.14 CẢC KHE THỜI GIAN ĐỌC/GHI 223

5.6.15 GIAO TIẾP FPGA VỚI CẢM BIẾN DS18B20 225

5.6.16 THIẾT KẾ MẠCH ĐỌC NHIỆT Độ TỪ CẢM BIẾN DS18B20 226

CHƯƠNG 6: THIẾT KÉ MẠCH ĐIÈU KHIỂN LCD 243

6.1 LÝ THUYẾT LCD 243

6.1.1 GIỚI THIỆU LCD 243

6.1.2 Sơ ĐỒ CHÂN CỦA LCD 243

6.1.3 Bộ ĐIỀU KHIẺN LCD VÀ CÁC VÙNG NHỚ 244

6.1.4 CÁC LỆNH ĐIỀU KHIẺN LCD 245

6.1.5 CÁC HOẠT ĐỘNG ĐỌC GHI LCD 248

6.1.6 MÃ ASCII 249

6.1.7 VÙNG NHỚ HIỀN THỊ DDRAM 249

6.1.8 LƯU ĐỒ KHỞI TẠO LCD 252

6.2 GIAO TIẾP FPGA VỚI LCD THEO BUS DỮ LIỆU 8 BIT 253

6.3 CHƯƠNG TRÌNH HIÊN THỊ KÍ Tự TRÊN LCD THEO BUS 8 BIT 254

6.4 CÁC CHƯƠNG TRÌNH ĐẾM HIỂN THỊ TRÊN LCD 662

6.5 CÁC CHƯƠNG TRÌNH ĐỒNG Hồ HIỂN THỊ TRÊN LCD 268

6.6 CHƯƠNG TRÌNH HIỂN THỊ KÍ Tự TRÊN LCD DÙNG BUS 4 BIT 283

6.7 VÙNG NHỚ CGRAM CỦA LCD HIỀN THỊ KÍ Tự Tự TẠO, BUS 8 BIT 289

6.7.1 VÙNG NHỚ CGRAM 289

6.7.2 CÁCH TÌM MÃ KÍ Tự MONG MUỐN 289

6.7.3 CÁC CHƯƠNG TRÌNH ỨNG DỤNG CÁC KÍ Tự - Tự TẠO TRÊN LCD 290

6.7.4 TẠO MÃ 7 ĐOẠN KÍCH THƯỚC LỚN TRÊN LCD 298

6.7.5 CÁC CHƯƠNG TRÌNH ĐẾM Số cố KÍCH THƯỚC LỚN TRÊN LCD 302

CHƯƠNG 7: THIẾT KÉ MẠCH GIAO TIẾP Bộ NHỚ RAM 315

7.1 GIỚI THIỆU 315

7.2 KHẢO SÁT Bộ NHỚ SRAM 315

7.2.1 CẮU TRỦC Bộ NHỚ SRAM IS61LV25616 315

7.2.2 MÔ TẢ CHỨC NĂNG SRAM IS61LV25616 315

7.2.3 DẠNG SÓNG HOẠT ĐỘNG CỦA SRAM IS61LV25616 317

7.3 Bộ NHỚ SRAM CỦA KIT FPGA 321

7.4 THIẾT KẾ BỌ ĐIỀU KHIỂN GHI ĐỌC Bộ NHỚ SRAM 322

7.4.1 THIẾT KẾ CÁC KHỐI ĐIỀU KHIÉN Bộ NHỚ SRAM 322

7

7.4.2 TRÌNH Tự ĐIÈU KHIÊN ĐỌC/GHI Bộ NHỚ SRAM 323

7.5 CÁC ỨNG DỤNG DÙNG SRAM 325

CHƯƠNG 8: THIẾT KÉ MẠCH TRUYÈN DỮ LIỆU UART 337

8.1 GIỚI THIỆU 337

8.2 THIẾT KẾ BỌ NHẬN UART 337

8.2.1 THỦ TỤC LẤY MẪU 337

8.2.2 Bộ TẠO TỐC Độ BAUD - BAUD RATE GENERATOR 338

8.2 3 Bộ NHẬN UART - UART RECEIVER 339

8.2.4 MẠCH GIAO TIẾP - INTERFACE CIRCUIT 340

8.3 THIẾT KÉ BỌ PHÁT UART 342

8.4 THIẾT KÉ HỆ THỐNG UART HOÀN CHỈNH 343

8.5 CÁC MẠCH TRUYÈN Dữ LIỆU GIỮA FPGA VỚI PC QUA UART 345

8.6 TRUYỀN Dữ LIỆU I2C 362

8.6.1 GIỚI THIỆU 362

8.6.2 TỔNG QUAN VÈ TRUYỀN DỮ LIỆU I2C 362

8.6.3 DẠNG SÓNG TRUYÉN DỮ LIỆU I2C 363

8.6.4 KHẢO SÁT IC THỜI GIAN THỰC DS1307 365

8.6.5 TỐC Độ CHUẦN TRUYÈN DỮ LIỆU I2C 367

8.6.6 FPGA GIAO TIÉP VỚI IC THỜI GIAN THỰC DS1307 368

8.6.7 CÁC CHƯƠNG TRlNH GIAO TIẾP IC THỜI GIAN THỰC DS1307 368

8.6.8 MODULE MỞ RỘNG PORT GIAO TIÉP CHUẰN I2C 391

8.7 KHẢO SÁT MODULE LED&KEY 392

8.7.1 CẤU TRÚC IC TM1638 393

8.7.2 CHỨC NĂNG CÁC CHÂN 394

8.7.3 LỆNH ĐIÈU KHIỂN 395

8.7.4 MA TRẠN PHÍM 396

8.7.5 DẠNG SÓNG GHI ĐỌC DỮ LIỆU 397

8.7.6 Sơ Đồ MODULE LED&KEY 398

8.7.7 KÉT NỐI MODULE LED&KEY VỚI FPGA 399

8.7.8 CÁC CHƯƠNG TRlNH GIAO TIẾP FPGA VỚI MODULE LED&KEY 399

GIỚI THIỆU SÁCH MỚI 415

LƯU CHIẾU 416

8

CHƯƠNG 1

HƯỚNG DẪN Sử DỤNG KIT FPGA

XILINX FPGA XC3S500E

1.1 GIỚI THIỆU B ộ KIT FPGA - XILINX

Kit FPGA có nhiều dạng khác nhau, sử dụng nhiều loại chip của các hãng

khác nhau nhưng hiện tại có 2 loại chip phổ biến nhất là của hãng Xilinx và Altera.

Các nhà thiết kế kit sử dụng chip FPGA kết nối thêm các ngoại vi để tạo thành kit

nhằm phục vụ cho việc nghiên cứu và thực hành.

Chương này sẽ trình bày cấu hình kit thực hành FPGA nhàm eiúp cho neưòi

thực hành nắm bắt, hiểu biết được kết nối của phần cứng để lập trinh thực ìmhiệm

cho chính xác.

Kit thực hành dùng chip FPGA XIL1NX như hình 1-1.

Hình 1-1: Kit dùng chip - FPGA XỈLỈNX-XC3S500E - PQ208

Kit có cấu hình gồm:

FPGA dùng chip FPGA XILINX - XC3S500E - PQ208

■ Hỗ trợ lên đến 158 chân I/O.

■ Dạng gói PQ - 208 chân.

■ Cấu hình chip có thê xem datasheet đê biết chi tiết.

Các giao tiếp giữa FPGA và các thiết bị ngoại vi như hình 1-2:

■ Có 8 led đon.

■ Có 8 led 7 đoạn.

■ Có 4 nút nhấn.

■ Có 8 switch gạt.

■ Có cổng giao tiếp VGA 8 bit.

■ Có mạch dao động 50 MHz.

■ Có 1 LED ma trận 8x8.

* Có 1 cảm biển nhiệt 1 dây DS18B20.

■ Có giao tiếp UART, VGA, PS2.

■ Có đồng hồ thời gian thực.

- Có DAC.

■ Có bộ nhớ EEPROM giao tiếp theo chuẩn I2C.

■ Có giao tiếp mạch công suất ULN2003 để điều khiển động cơ bước.

■ Có 1 buzzer.

B Có giao tiếp 1 màn hình LCD 16x2.

■ Có giao tiếp màn hình GLCD 128x64.

■ Có giao tiếp bộ nhớ SRAM và SDRAM.

10

k I

1.2 KHẢO SÁT CÁC THÀNH PHẦN c ơ BẢN CỦA KIT

1.2.1 NGUỒN CUNG CẤP

Nguồn cung cấp cho Kit là 5 V.

1.2.2 CÁC SWITCH GẠT - SLICE SWITCH

Kit cỏ 8 Switch gạt từ SW7

đên SW0, các sw nổi với các 10 được

trình bày ở bảng 1-1.

Sơ đồ kết nối của các switch

với FPGA nhu hình 1-3.

Switch có 3 chân: chân thứ

nhất nối lên nguồn Vcc (3,3 V) qua

điện trờ hạn dòng 4.7 kí2, chân thứ 2

(là chân giữa) nối với port IO của

FPGA và thường là port vào, chân thứ

3 nối mass - o V.

Hoạt động của các sw gạt như sau:

• Khi switch ở vị trí 3 hay nối chân thứ 2 với chân thứ 3 là o V thì có

nghĩa là nối chân FPGA với o V - tạo ra mức 0.

• Khi switch ở vị trí 1 hay nối chân thứ 2 với chân thứ 1 Vcc thì có

nghĩa là nối chân FPGA với nguồn 3,3 V - tạo ra mức 1.

Bảng 1-1: 8 switch gạt

8 Switch CHÂN

SW0 P43

SW1 P110

SW2 P118

SW3 P124

SW4 P130

SW5 P136

SW6 P142

SW7 P148

11

1.2.3 CÁC NÚT NHẤN - PƯSH BUTTON

Kit có 5 nút nhấn với các tên từ BTNNO đến BTN_N4, nổi với các IO

được trình bày trong ở bảng 1-2.

Bảng 1-2:5 Nút nhẩn

4BUTTON CHÂN

BTN N 4 P154

BTN_N3 P159

BTN_N2 P57

BTN_N1 P58

BTNNO P54

Sơ đồ kết nối của các nút nhấn với FPGA như hình 1-4.

Nút nhấn có 2 chân:

Chân thứ 1 nối mass - 0 V.

Chân thứ 2 nối lên nguồn Vcc (3,3 V) qua điện trở hạn dòng 4.7 kí2 đồng

thời nối đến port vào của FPGA.

Hình 1-4: Sơ đồ mạch giao tiếp với các nút nhấn

12

Hoạt động của các BTN như sau:

• Khi không nhấn thì nối chân của FPGA với 3.3 V - tạo ra mức 1.

• Khi nhấn thì nối chân của FPGA với 0 V - tạo ra mức 0.

1.2.4 CÁC LED ĐƠN

Kit có 8 led LDO đến LD7, các led nổi với các IO được trình bày ở bảng 1-3.

Bảng 1-3: 8 Led đơn

8 LED ĐƠN CHÂN

LED_N0 P49

LED N 1 P48

LED_N2 P40

LED_N3 P50

L E D N 4 P62

LE D N 5 P98

LED_N6 P64

LE D N 7 P63

Sơ đồ kết nối của các led đơn với FPGA như hình 1-5.

Led có 2 chân: chân

anode thứ nhất nối lên

nguồn Vcc (3,3 V), chân

cathode nổi với điện trở

hạn dòng 1 kQ. và sau đó

nối vào port IO của

FPGA. Hoạt động của các

led như sau:

• Mức 1 làm led tắt -

mức 0 làm led sáng.

• Khi sử dụng thì

phải đảo giá trị

trước khi gán cho

ngõ ra.

Chú ý: Led sáng

tích cực mức 0 ngược

với các yêu câu nên

thường đảo các ngõ ra của

các thiết kế rồi sau đó gán

cho led. Hình 1-5: Sơ đồ mạch giao tiếp với các led đơn

VCC

^ L E D _ N 0 R I 00 1K

D4Û \

A w\ K

£ LE D _N 1

""1 - __1

R 101 DA c \ A p | K

£ L E D _ N 2

“ 1_______1

R 102

r 4o S

DA(\ \

A p l K

£ L E D N 3

^ _______1

R 103

psn s

A p\ K

^ LE D N 4

“T_______1

R I 04

rDV /

A w\ K

^ L E D N 5 R 105

ro z /

PQC \

A Wi K

^ LE D N 6 R 106

1' 1 ' 1

n o /

PAA S

A w\ K

^ LE D N 7

—1 1

R 107

1..........~1

ro 4 s

aP \ k 1______ \ rO j /

13

1.2.5 CÁC LED BẢY ĐOẠN

Kit có 8 led 7 đoạn loại anode kết nối theo phương pháp quét. Các đoạn a, b,

c, d, e, f, g, dp nối với các điện trở hạng dòng rồi nối với tín hiệu được đặt tên là

SSGE (Seven Segments) và các Anode của 8 led nối với 8 transistor và nôi với các

IO của FPGA và được đặt tên là ANODEO đến ANODE7 tương ứng như bảng 1-4.

Bảng 1-4: Các đoạn và các anode của 8 led 7 đoạn

CÁC ĐOẠN CHÂN CÁC ANODE CHUNG CHẰN

A P49 ANODEO P94

B P48 ANODE 1 P68

c P40 ANODE2 P65

D P50 ANODE3 P74

E P62 ANODE4 P69

F P98 ANODE5 P76

G P64 ANODE6 P78

DP P63 4 ANODE7 P75

Sơ đồ kết nối của 8 led 7 đoạn anode chung với FPGA như hình 1 -6.

Hình 1-6: Sơ đồ mạch giao tiếp với 8 led 7 đoạn anode chung

14