Ứng dụng bộ điều khiển mờ - nơ ron kết hợp FPGA điều khiển động cơ đồng bộ tuyến tính

Chu Đức Toàn Tạp chí KHOA HỌC & CÔNG NGHỆ 122(08): 9 - 14

9

ỨNG DỤNG BỘ ĐIỀU KHIỂN MỜ - NƠ RON KẾT HỢP FPGA

ĐIỀU KHIỂN ĐỘNG CƠ ĐỒNG BỘ TUYẾN TÍNH

Chu Đức Toàn*

Trường Đại học Điện lực

TÓM TẮT

Công nghệ FPGA là công nghệ mảng lập trình được dạng trường, một hệ thống điều khiển mờ

(FC) kết hợp với mạng nơ ron hàm cơ sở xuyên tâm (RBF NN) được áp dụng cho động cơ đồng

bộ tuyến tính nam châm vĩnh cửu (PMLSM) trong bài báo. Đầu tiên, mô hình toán học của động

cơ đồng bộ tuyến tính nam châm vĩnh cửu được xác định, tiếp đó để nâng cao chất lượng của hệ

thống điều khiển PMLSM một bộ điều khiển mờ cùng với bộ chỉnh định thông số luật mờ được

thiết kế cho vòng điều chỉnh vị trí hệ thống điều khiển PMLSM để chống lại sự ảnh hưởng của

tính chất của hệ và tải ngoài. FPGA sử dụng phương pháp graph trạng thái lập trình để thực thi bộ

điều khiển trên và ngôn ngữ mô tả phần cứng dùng để mô tả sơ đồ graph trạng thái. Cuối cùng hệ

thống thực nghiệm được xây dựng để kiểm nghiệm tính hiệu quả của thiết kế cho kết quả tốt.

Từ khóa: Mảng cổng lập trình được dạng trường (FPGA); bộ điều khiển mờ - nơ ron (NFC);

động cơ đồng bộ tuyến tính nam châm vĩnh cửu (PMLSM); graph trạng thái (FSM); ngôn ngữ mô

tả phần cứng (VHDL)

MỞ ĐẦU*

Động cơ đồng bộ tuyến tính ngày càng được

sử dụng phổ biến trong lĩnh vực tự động hóa

do độ chính xác cao, đáp ứng nhanh. Tuy

nhiên do PMLSM không có vitme và đai ốc

nên tải trọng thay đổi trong quá trình chuyển

động sẽ ảnh hưởng tới chất lượng vị trí điều

chỉnh. Để giải quyết vấn đề này nhiều kỹ

thuật điều khiển thông minh như: điều khiển

mờ, điều khiển nơ ron,..đã được ứng dụng.

Mặc dù bộ điều khiển mờ - nơ ron (NFC) hay

bộ điều khiển mờ (FC) cần rất nhiều phép tính

nhưng bộ xử lý tín hiệu số DSP và mảng lập

trình được dạng trường FPGA có thể đáp ứng

được. Đặc biệt FPGA với đặc điểm lập trình

cứng, khả năng tính toán nhanh, chu trình

thiết kế ngắn, công suất tiêu thụ thấp thích

hợp hơn DSP để thực thi hệ thống số. Trước

đây đã thiết kế bộ điều khiển mờ tự kiểm soát

hoạt động trên rô bốt hay bộ điều khiển mờ

trượt cho động cơ đồng bộ tuyến tính đều

thực thi trên FPGA. Nhưng do cơ chế suy

luận mờ xử lý song song nên tiêu tốn rất

nhiều tài nguyên của FPGA, vì vậy mà số luật

hợp thành hữu hạn sẽ được sử dụng. Để giải

* Tel: 0982 917093, Email: [email protected]

quyết vấn đề tài nguyên trong FPGA, phương

pháp biểu đồ trạng thái FSM cùng với bộ

nhân, bộ cộng, so sánh và thanh ghi,…sẽ

được sử dụng trong bài báo. Do biểu đồ trạng

thái FSM thuộc nhóm phương pháp xử lý

tuần tự cho nên tài nguyên sử dụng sẽ giảm

đáng kể. Bài báo này sử dụng một chip FPGA

là Altera Stratix II EP2S60F672C5 có 48,352

ALUTs, tối đa 492 user I/O pins, 36 DSP

blocks, 2.544.192 bít of Ram và một Nios II

processor được nhúng trong FPGA. Sau cùng

hệ thống thực nghiệm bao gồm một bo mạch

FPGA, một bộ biến đổi và một PMLSM sẽ

được tạo ra để kiểm nghiệm tính chính xác

của thiết kế.

CẤU TRÚC BỘ ĐIỀU KHIỂN MỜ - NƠ

RON TRÊN CƠ SỞ FPGA

Kiến trúc nội của NFC trên FPGA bao gồm

bộ phận chỉ định vị trí, NFC cho vòng điều

khiển vị trí, bộ điều khiển tỷ lệ (P) cho vòng

điều chỉnh tốc độ và bộ điều khiển véc tơ dòng

cho PMLSM tất cả thực thi trên một FPGA.

Mô hình toán học của PMLSM

Mô hình động của một PMLSM điển hình

được mô tả trên trục tọa độ động bộ như sau: