Thư viện tri thức trực tuyến
Kho tài liệu với 50,000+ tài liệu học thuật
© 2023 Siêu thị PDF - Kho tài liệu học thuật hàng đầu Việt Nam
Tích hợp dịch vụ đo và kiểm soát từ xa sử dụng FPGA
Nội dung xem thử
Mô tả chi tiết
1
ĐẠI HỌC THÁI NGUYÊN
TRƢỜNG ĐẠI HỌC CNTT&TT
ĐÀO NGỌC TÔN
TÍCH HỢP DỊCH VỤ ĐO VÀ KIỂM SOÁT
TỪ XA SỬ DỤNG FPGA
LUẬN VĂN THẠC SỸ KHOA HỌC MÁY TÍNH
THÁI NGUYÊN – 2012
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên http://www.lrc-tnu.edu.vn
2
ĐẠI HỌC THÁI NGUYÊN
TRƢỜNG ĐẠI HỌC CNTT&TT
ĐÀO NGỌC TÔN
TÍCH HỢP DỊCH VỤ ĐO VÀ KIỂM SOÁT
TỪ XA SỬ DỤNG FPGA
Chuyên ngành: KHOA HỌC MÁY TÍNH
Mã số: 60 48 01
LUẬN VĂN THẠC SỸ KHOA HỌC MÁY TÍNH
Ngƣời hƣớng dẫn khoa học:
1. PGS.TS. Lê Bá Dũng
THÁI NGUYÊN - 2012
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên http://www.lrc-tnu.edu.vn
3
LỜI CAM ĐOAN
Ngoài sự giúp đỡ và chỉ bảo tận tình của PGS.TS. Lê Bá Dũng, cuốn luận văn
này là sản phẩm của quá trình tìm tòi, nghiên cứu và trình bày của tác giả về
đề tài trong luận văn. Mọi số liệu quan điểm, quan niệm, phân tích, kết luận
của các tài liệu và các nhà nghiên cứu khác đều được trích dẫn theo đúng quy
định. Vì vậy, tác giả xin cam đoan đây là công trình nghiên cứu của riêng
mình.
Thái Nguyên, ngày 15 tháng 06 năm 2012
Tác giả
Đào Ngọc Tôn
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên http://www.lrc-tnu.edu.vn
4
MỤC LỤC
DANH MỤC CHỮ VIẾT TẮT........................................................................
DANH MỤC BẢNG BIỂU...............................................................................
DANH MỤC HÌNH VẼ ....................................................................................
LỜI MỞ ĐẦU.................................................................................................. 1
CHƢƠNG 1 - PHÂN TÍCH HỆ THỐNG..................................................... 3
1.1. Yêu cầu chức năng năng của hệ thống.............................................. 3
1.2. Yêu cầu chức năng khác của hệ thống.............................................. 4
1.3. Các công cụ sử dụng trong đề tài ...................................................... 5
CHƢƠNG 2 - CÁC CÔNG CỤ PHÁT TRIỂN............................................ 7
2.1. Công cụ tổng hợp ISE......................................................................... 7
2.1.1.Tổng quan....................................................................................... 7
2.1.2.Tạo dự án........................................................................................ 7
2.1.3.Tạo tệp HDL................................................................................... 8
2.1.4.Mô phỏng thiết kế........................................................................... 8
2.1.5.Tạo ràng buộc thời gian................................................................. 9
2.1.6.Triển khai thiết kế ........................................................................ 10
2.1.7.Download thiết kế xuống FPGA ................................................. 12
2.2. Công cụ phát triển hệ nhúng EDK.................................................. 12
2.2.1.Tổng quan..................................................................................... 12
2.2.2.Tạo dự án...................................................................................... 13
2.2.3.XPS ............................................................................................... 14
2.2.4.Nền tảng phần cứng hệ nhúng.................................................... 18
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên http://www.lrc-tnu.edu.vn
5
CHƢƠNG 3 - HỆ NHÚNG VỚI MICROBLAZE VÀ CÁC HỆ ĐIỀU
HÀNH TRÊN FPGA..................................................................................... 20
3.1. Vi xử lý MicroBlaze .......................................................................... 20
3.1.1.Kiến trúc ....................................................................................... 20
3.1.2.Giao diện tín hiệu......................................................................... 30
3.1.3.Giao diện ứng dụng...................................................................... 35
3.1.4.Kiến trúc tập lệnh......................................................................... 41
3.2. Kiến trúc hệ nhúng với MicroBlaze ................................................ 44
3.3. Phát triển trình điều khiển trên các lõi hệ điều hành.................... 45
3.3.1.Phát triển ứng dụng người dùng trên uClinux .......................... 47
3.3.2.Phát triển chương trình CGI trên uClinux................................. 49
3.3.3.Lựa chọn các hệ điều hành khác quản lý mạng ........................ 51
CHƢƠNG 4 - ỨNG DỤNG CHO QUẢN LÝ TÒA NHÀ THÔNG MINH
......................................................................................................................... 54
4.1. Nhu cầu quản lý tòa nhà................................................................... 54
4.2. Các thiết bị, hệ thống cần quản lý ................................................... 57
4.2.1.Hệ thống điều khiển nhiệt độ, quản lý năng lượng ................... 57
4.2.2.Hệ thống điều khiển chiếu sáng.................................................. 57
4.2.3.Hệ thống âm thanh ...................................................................... 58
4.2.4.Hệ thống camera giám sát........................................................... 58
4.2.5.Hệ thống an ninh ......................................................................... 58
4.2.6.Hệ thống điện thoại...................................................................... 59
4.2.7.Hệ thống tưới vườn tự động và điều khiển rèm cửa.................. 59
4.2.8.Hệ thống bể bơi và spa................................................................. 59
4.2.9.Truy cập và điều khiển từ Internet.............................................. 59
4.3. Xây dựng chƣơng trình quản lý cho tòa nhà.................................. 60
4.3.1.Quy trình thiết kế hệ thống.......................................................... 60
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên http://www.lrc-tnu.edu.vn
6
4.3.2.Sơ đồ khối phần cứng .................................................................. 62
4.3.3.Cấu hình phần cứng .................................................................... 63
4.3.4.Khối giao tiếp DS1820 ................................................................. 66
4.3.5.Thiết kế phần mềm....................................................................... 67
a)Web server ................................................................................. 68
b)Giao tiếp RTC............................................................................ 69
c)Điều khiển thiết bị...................................................................... 69
d)Giao tiếp DS1820 ...................................................................... 69
4.4. Thiết kế giao diện.............................................................................. 70
4.4.1.Thử nghiệm hệ thống đo và giám sát qua internet trên FPGA. 70
4.4.2.Thiết kế giao diện người dùng..................................................... 71
KẾT LUẬN.................................................................................................... 73
TÀI LIỆU THAM KHẢO ............................................................................ 74
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên http://www.lrc-tnu.edu.vn
7
DANH MỤC CHỮ VIẾT TẮT
STT Viết tắt Mô tả
1 ASIC Application Specic Integrated Circuit
2 ASMBL Advanced Silicon Modular Block
3 ASSP Application Specific Standard Product
4 API Application Programming Interface
5 ARP Address Resolution Protocol
6 BTR Branch Target Register
7 BSP Board Support Package
8 CPLD Complex Programmable Logic Device
9 CLB Configurable Logic Block
10 DLL Delay-Locked Loop
11 DCM Digital Clock Manager
12 DPLB Data interface, Processor LocalBus
13 DOPB Data interface, On-chip Peripheral Bus
14 DLMB Data interface, Local Memory Bus (BRAM only)
15 DWFSL FSL master direct connection interfaces
16 DRFSL FSL slave direct connection interfaces
17 DXCL Data side Xilinx CacheLink interface
18 DHCP Dynamic Host Configuration Protocol
19 EDK Embedded Development Kit
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên http://www.lrc-tnu.edu.vn
8
20 EPROM Erasable Programmable Read-Only Memory
21 EEPROM Electrically Erasable Programmable Read-Only
Memory
22 EAR Exception Address Register
23 ESR Exception Status Registe
24 EDR Exception Data Registe
25 FPGA Field-programmable gate array
26 FSL Fast Simplex Link
27 FPU Floating Point Unit
28 FSR Floating Point Status Register
29 GNU General Public License
30 HSTL High-Speed Transceiver Logic
31 IPC Inter-Process Communication
32 IP Intellectual Property
33 ICMP Internet Control Message Protocol
34 IXCL Instruction side Xilinx CacheLink interface
35 ILMB Instruction interface, Local Memory Bus
36 IPLB Instruction interface, Processor LocalBus
37 IE Interrupt Enable
38 LUT LookUp Table
39 LVCMOS Low Voltage Complementary Metal Oxide
Semiconductor
40 LVTTL Low Voltage Transistor-Transistor Logic
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên http://www.lrc-tnu.edu.vn
9
41 LMB Local Memory Bus
42 LVDS Low Voltage Differential Signaling
43 MSR Machine Status Register
44 MFSL FSL master interfaces
45 MB-GCC MicroBlaze GNU Compiler Collection
46 MMU Memory Management Unit
47 MPMC Multi Port Memory Controller
48 OPB On-chip Peripheral Bus
49 POSIX Portable Operating System Interface
50 PLB Processor Local Bus
51 PID Process Identifier Register
52 PVR Processor Version Register
53 PC Program Counter
54 PLD Programmable Logic Device
55 PLA Programmable Logic Array
56 PAL Programmable Array Logic
57 RISC Reduced Instructions Set Computer
58 RTOS Real-Time Operating Systems
59 RSDS Reduced Swing Differential Signaling
60 SSTL Stub Series-Terminated Logic
61 SLICEM Slice- Memory
62 SLICEL Slice- Logic
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên http://www.lrc-tnu.edu.vn