Spartan-3E Starter Kit.pdf

Spartan-3E Starter Kit

Biên soạn: thavali

ĐH Khoa Học Tự Nhiên TP.Hồ Chí Minh.

I. CÁC THÀNH PHẦN CỦA KIT

1. Xilinx XC3S500E Spartan-3E FPGA : con chính của KIT

2. Xilinx 4 Mbit Platform Flash configuration PROM

3. Xilinx 64-macrocell XC2C64A CoolRunner CPLD

4. 64 MByte (512 Mbit) of DDR SDRAM, x16 data interface, 100+ MHz

5. 16 MByte (128 Mbit) of parallel NOR Flash (Intel StrataFlash)

6. 16 Mbits of SPI serial Flash (STMicro)

7. 2-line, 16-character LCD screen

8. PS/2 mouse or keyboard port

9. VGA display port

10. 10/100 Ethernet PHY (requires Ethernet MAC in FPGA)

11. Two 9-pin RS-232 ports (DTE- and DCE-style)

12. On-board USB-based FPGA/CPLD download/debug interface

13. 50 MHz clock oscillator

14. SHA-1 1-wire serial EEPROM for bitstream copy protection

15. Hirose FX2 expansion connector

16. Three Digilent 6-pin expansion connectors

17. Four-output, SPI-based Digital-to-Analog Converter (DAC)

18. Two-input, SPI-based Analog-to-Digital Converter (ADC) with programmable-gain

19. pre-amplifier

20. ChipScope™ SoftTouch debugging port

21. Rotary-encoder with push-button shaft

22. Eight discrete LEDs

23. Four slide switches

II. SƠ ĐỒ CHÂN CỦA XC3S500E

XC3S500E có kiểu chân BGA, 320 chân như hình:

Cách đánh số chân:

Vị trí của 1 chân được xác định theo qui tắc ma trận 2 chiều. Chiều ngang (dòng) là số từ 0 tới 18. Chiều dọc

(cột) là chữ từ A tới V.

Ví dụ: chân A1, là chân ở dòng A, cột 1. Đây là chân GND của FPGA.

Tài nguyên: 10000 logic cells, có 232 chân I/O cho người dùng tự định nghĩa.

III. BỘ TẠO DAO ĐỘNG TRÊN KIT

Có 3 nguồn cập xung clk cho FPGA:

1. Dùng thạch anh có sẵn 50 MHz trên board.

Ngõ ra của thạch anh nối với chân C9 của chip.

2. Cấp xung clk thông qua chân cắm 8 pin trên board (hình 3.1)

Ngõ ra của thạch anh nối với chân B8 của chip.

3. Cấp Cấp xung clk thông qua chân cắm SMA, chân cắm này chỉ nhận clk từ máy phát clk, không dùng

trực tiếp thạch anh được .

Ngõ ra clk nối với chân A10 của chip.

IV. CÁC NÚT CHUYỂN, NÚT NHẤN, LED

4 nút chuyển (hình 2-1) theo thứ tự là : SW0, SW1, SW2, SW3 kết nối với chân tương ứng của chip là : L13,

L14, H18, N17 của chip FPGA. Để ý: đây là các chân ngõ vào của FPGA. Trên Chip chỉ có 232 chân I/O tùy

chọn. Khi các nút SWx (x =0,3) ON (bật lên) thì chân FPGA tương ứng ở mức cao (3.3V) và ngược lại.

(hình)

4 nút nhấn (hình 2-3) theo thứ tự là BTN_EAST (phải), BTN_NORTH ( trên), BTN_SOUTH (dưới), BTN_WEST (trái)

kết nối tương ứng với các chân H13, K14, V17, D18 , là các chân input của FPGA.

Khi nhấn các nút trên thì chân tương ứng với nó sẽ lên mức cao. Khi không nhấn, cần dùng 1 điện trở nội

pull-down để tạo mức thấp. (bắt buộc).

Nút Encoder : có 3 ngõ ra: ROT_A, ROT_B, ROT_CENTER : nối với chân K18, G18, V16 của FPGA. Nút Encoder có

2 chức năng : Như nút nhấn : nhấn xuống sẽ đưa chân V16 của FPGA lên mức cao. Xoay phải (hay trái) sẽ tạo

xung encoder ngõ ra tương ứng (hình 2-8). Cả 3 chân ngõ ra của encoder điều cần dùng điện trở pull-up nội.

8 Led (góc dưới cùng bên phải) LD0, …, LD7 nối với 8 chân tương ứng F9, E9, D11, C11, F11, E11, E12,

F12 của FPGA. Đầu còn lại của các Led nối với GND thông qua điện trở 290 ohm. (hình 2-10).

V. CẤP NGUỒN

Tất cả các chân của FPGA điều có 2 lựa chọn nguồn cấp 2.5 v hoặc 3.3V thông qua jumper JP9. (cắm bên trái

2.5 V, cắm bên phải 3.3 V).

VI. CẤU HÌNH FPGA.

Có 4 cách để nạp chương trình cho FPGA (hình 4-1).

1. Nạp trực tiếp vào FPGA thông qua cổng JTAG hay cổng USB.

2. Nạp vào Platform Flash PROM XCF04S (4Mbit), rồi cấu hình cho FPGA ở chế độ Master Serial

Mode.

3. Nạp vào serial Flash PROM ST Microelectronics (16 Mbit), rồi cấu hình cho FPGA ở chế độ SPI

Mode.

4. Nạp vào StrataFlash parallel PROM Intel (128 Mbit), rồi cấu hình cho FPGA ở chế độ BPI Up

Mode hay BPI Down Mode.