đồ án thiết kế mạch logic

ĐỒ ÁN

THIẾT KẾ MẠCH LOGIC

Đồ án mạch logic GVHD:Nguyễn Thị Minh

Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn

1

MỤC LỤC

Trang

Lời nói đầu 02

Phần 1: Cơ sở lý thuyết đề tài 03

1- 1. Tổng quan về mạch số 03

1- 2. Các hàm logic cơ bản 04

1- 3. Mạch điện cổng TTL 07

1- 4. Mạch logic tổ hợp 12

1- 5. Mạch dãy 23

1- 6. Bộ đếm 28

1- 7. Bộ tạo xung clock IC NE555 38

Phần 2:Quá trình thiết kế và nguyên lý hoạt động 41

2- 1. Tổng quan đề tài 41

2- 2. Chức năng của hệ thống hẹn giờ cho thiết bị điện 42

2- 3. Sơ đồ khối của hệ thống hẹn giờ cho thiết bị điện 42

2- 4. Thiết kế chi tiết từng khối 43

2- 5 Sơ đồ nguyên lý hệ thống hẹn giờ cho thiết bị điện 48

Đồ án mạch logic GVHD:Nguyễn Thị Minh

Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn

2

LỜI NÓI ĐẦU

rong những năm gần đây công nghệ vi điện tử phát triển rất mạnh mẽ.

Sự ra đời của các vi mạch cỡ lớn, cực lớn với giá thành giảm nhanh, khả năng

lập trình ngày càng cao đã mang lại những thay đổi sâu sắc trong ngành kỹ thuật

điện tử. Mạch số, ở những mức độ khác nhau đã và đang thâm nhập vào tất cả

các thiết bị điện tử thông dụng và chuyên dụng. Vì vậy môn học: “Kỹ thuật số

và mạch lôgic” sẽ giúp các sinh viên ngành điện tử tìm hiểu sâu sắc về điện tử

số, nắm được những vấn đề cốt lõi, tăng cường năng lực giải quyết các vấn đề

kỹ thuật trong thực tế.

Sau khi đã được học môn: “Kỹ thuật số và mạch lôgic” và được sự hướng

dẫn của cô giáo Nguyễn Thị Minh em đã chọn đề tài: “Thiết kế hệ thống hẹn

giờ cho thiết bị điện” làm đồ án môn học này. Với mục đích là vận dụng được

những kiến thức điện tử số đã được học vào thiết kế những bài toán ứng dụng

thực tế.

Trong quá trình thực hiện đồ án không tránh khỏi những sai sót, em rất

mong nhận được sự góp ý chỉ bảo thêm của thầy cô và bạn bè để có thể hoàn

thiện hơn cho đề tài.

Em xin chân thành cảm ơn cô giáo Nguyễn Thị Minh đã chỉ bảo tận tình

trong quá trình thực hiện đề tài này, cảm ơn tất cả mọi ý kiến đóng góp của thầy

cô và bạn bè.

Sinh viên thực hiện !

T

Đồ án mạch logic GVHD:Nguyễn Thị Minh

Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn

3

ĐỒ ÁN THIẾT KẾ MẠCH LOGIC

Đề tài: “Thiết kế hệ thống hẹn giờ cho thiết bị điện”

Giáo viên hướng dẫn: Nguyễn Thị Minh

Sinh viên thực hiện: Nguyễn Đình Tuấn

Lớp: 46K-ĐTVT, Khoa Công Nghệ

PHẦN 1: CƠ SỞ LÝ THUYẾT ĐỀ TÀI

1- 1. Tổng quan về mạch số

Các mạch xử lý tín hiệu chỉ ở mức cao và thấp gọi là mạch số. Căn cứ

vào đặc điểm và chức năng logic, chúng ta phân loại mạch số thành hai loại

chính: mạch tổ hợp và mạch dãy.

1- 1.1. Mạch tổ hợp

Là mạch mà tín hiệu ra chỉ phụ thuộc vào tín hiệu vào. Phương trình tín

hiệu ra của mạch:

Yj = fj( X1, X2, … Xn ); j = 1÷ m

Trong mạch có n đầu vào, m đầu ra. Các Xi (i = 1÷n ) là các tín hiệu vào,

các tín hiệu Yj (j = 1÷ m) là tín hiệu ra.

X = { X1, X2, ..., Xn } : Tập các tín hiệu vào.

Y = { Y1, Y2, ..., Ym } : Tập hợp các tín hiệu ra.

Lúc đó mô hình toán học hình 1.1,a được mô tả một cách tổng quát như

hình 1.1,b.

1.1,a 1.1,b

Hình 1.1: Mô hình toán học của mạch tổ hợp.

1- 1.2. Mạch dãy

Là mạch có tín hiệu ra phụ thuộc không những vào tín hiệu vào mà còn

phụ thuộc trạng thái trong của mạch, nghĩa là mạch có lưu trữ, nhớ các trạng

thái.

Mạch

tổ

hợp

X1

Mạch

tổ hợp

X2

X3

Xn

.

.

.

.

.

.

Y1

Y2

Y3

Ym

X Y